高效率降压型(BUCK)电源转换芯片广泛应用于各种电子系统中[1-3]，但其产生电磁干扰(EMI)往往会影响周围电子系统的工作．例如，汽车电子系统中BUCK产生的电磁干扰会对车内的收音机、通信设备等产生影响，同时对人体也有一定影响．目前解决EMI问题有如下几种方法：通过对变压器、电感等器件增加屏蔽层，在高频开关处增加阻容吸收电路、改善印刷电路板布局减小高频电流回路面积来降低EMI影响，然而变压器增加屏蔽层会加大变压器的绕制难度，进而影响变压器的效率，增大体积[4-6]；增加RC吸收电路会增大开关损耗，降低效率；改善PCB只能减轻干扰，无法从根本上解决电磁干扰问题．有些研究者通过高频功率开关处人为增加扰动，使频谱分散，从而降低电磁干扰强度[1]，这种增加扰动的抖频技术被广泛应用，但是目前的抖频技术需要很大的电容，浪费芯片面积．这里针对车载电子系统设计了一款低EMI的BUCK芯片，提出了一种新型的抖频振荡器，仅须较小的电容就能得到低EMI的效果．1 芯片架构电路采用脉宽调制(PWM)峰值电流型拓扑结构，具有输出纹波小，响应速度快，容易补偿等优点[7-10]，具体结构如图1所示，其中芯片具有恒压(CV)、恒流(CC)双环路可以适应不同负载情况，低压差线性稳压器负责把输入(Vin)的高压转换成低压，给内部模拟单元供电，内部模拟部分采用低压器件减小芯片面积．基准源提供恒压恒流控制的参考电压．误差放大器(CV和CC)放大输出反馈信号与基准的误差，再通过全差分比较器与经过斜波补偿的峰值电流比较，进而产生PWM波，抖频振荡器控制PWM波的周期．抖频振荡器通过周期性控制振荡器参考阈值电压变化，达到频率抖动的目的，从而将对外的干扰噪声功率在一定频率段内平均化，减少每一个特定频率的干扰强度[11-15]．PWM波经过驱动器直接控制功率管给电感充放电调节输出电压使其达到稳定，功率管所接的开关(SW)端每个周期都会进行充放电，高频率充放电会带来谐波，导致EMI问题[11]．10.13245/j.hust.220302.F001图1芯片结构模块图2 新型抖频振荡器设计对于RC振荡器来说，比较器的阈值电压、振荡周期及其电容大小的关系为Vref=CI/T，(1)式中：T为周期；C为电容；I为充电电流；Vref为比较器的阈值电压．抖频振荡器一般通过产生可变的Vref来换取振荡频率的变化，从而使得PWM控制的开关频率改变，进而降低EMI．但是阈值电压变化范围太大会导致芯片输出纹波变大，因此阈值电压只能在一个很小的范围内波动，但是周期却相对很长，所以需要极小的充电电流或者极大的电容C．由于极小的充电电流容易受到干扰，芯片良品率低，一般不能用太小的电流给电容充电，因此过大的电容要消耗很大的芯片面积难以集成．针对这种情况提出了一种小电容变阈值抖频率振荡器电路．设计的振荡器频率需要在900 μs内使振荡器频率在235±20 kHz内抖动，因此Vref需要在±10%范围内变化，变化周期为900 μs．提出的振荡器电路在较小的电容下实现了很好的抖频效果，具体结构如图2所示，其中抖频振荡器分为可变阈值电压产生电路(图中左框Ⅰ区)和新型RC振荡器(图中右框Ⅱ区)两个部分，在可变阈值电压产生电路中，电流源I0给S1节点电容C0充电，I0和C0的大小是设计中的一个矛盾点．设计中采用一个MN1，R1和R2构成的一个源极跟随器，MN1源极点的电压与电容上的电压相等，通过R1和R2分压，采样输入到抖频振荡器MP1管的栅极，MP1和电流源I1以共源极的形式将采样点的电压变化呈现在电容C1的一个极板，进而影响右边抖频输出振荡器的振荡频率，最终的抖频输出信号为WOSC_out．10.13245/j.hust.220302.F002图2抖频产生电路在R1和R2采样的电压为S1点的电压R1/(R1+R2)倍，因此在同样充电电流I0的情况下，电容C的大小变成原来数值的R1/(R1+R2)都能产生同样大小的阈值电压的变化，考虑到MP1和电流源I1组成的电流源放大电路的增益，电容C所需要的数值变得更小．在右边抖频振荡输出电路中，MP1和MP2采用相同尺寸并做好匹配，电流源I3=I1+I2，可得(VGS-VTH)2=2ID/[μpCox(W/L)]，(2)式中：VGS为栅极与源极之间电压差；VTH阈值电压；W/L为晶体管宽长比；μp为空穴迁移率；Cox为栅氧化层单位电容．MP1和MP2有相同的VTH，ID和W/L，因此MP1和MP2有相等的VGS，当比较器翻转时有Vref0+NTH+VC1=Vref(1+10%)+VTH，(3)式中VC1为因此C1电容两端的电压，当VC1=Vref(1+10%)-Vref0时比较器翻转，其中Vref0为电阻采样点电压．通过调节Vref0，使Vref0在0~20%Vref之间变换，即可以满足振荡器的频率在需要的范围内变动，仿真结果如图3所示．相比之前的结构，新的结构采用调节电容侧电压的方式，可以消除比较器输入阈值电压设置的限制，进一步缩小电容的值，减小对芯片面积的消耗．在设计中对比两版的芯片面积情况，从改进前60 μm×720 μm，到改进后60 μm×90 μm，面积减小8倍．使用Cadence软件对提出的电路进行瞬态仿真，可见频率以900 μs为周期频率在235 kHz±10%范围内抖动，满足设计要求．10.13245/j.hust.220302.F003图3抖频电路仿真结果3 关键电路设计如图4所示，带隙基准源利用PN结在不同电流密度时结压差具有正的温度系数产生PTAT电流，叠加到负温度系数的PN结上构成零温度系数的电压，为各电路提供基准电压．10.13245/j.hust.220302.F004图4带隙基准采用的带隙基准电路如图5所示，R1，NM1，NM2，NM6，PM1构成启动电路，当带隙基准源脱离简并态后NM1管导通关闭NM6，从而关闭启动电路．该带隙基准源由折叠共源共栅运放和PNP管组成核心电路，共源共栅运放通过反馈控制其输入节点电压相等，从而产生PTAT电流，具有正温度系数的电流叠加到R3和Q3上产生零温度系数电压．仿真表明：该电路电源抑制比(PSRR)在1 kHz频率下达到60 dB，在-40℃~150℃温度范围内基准电压变化5 mV，满足设计要求．10.13245/j.hust.220302.F005图5误差放大器误差放大器采样输出电压信号，将其与带隙基准源产生的基准比较，并放大其差值．误差放大器是系统电压环路关键模块，其为系统保证反馈精度[9]．误差放大器模块采用折叠共源共栅结构，运算放大器的两个输入端分别接带隙基准的输出和分压电阻的反馈端，电路采用两个PMOS管PM7和PM8作为差分输入对管，采用折叠共源共栅放大器可以提高放大器的共模输入电压范围，该运放的偏置电流NM2和NM3是PM4的1.5~2.0倍，保证每条支路始终有电流存在，提高响应速度．对该电路进行仿真该电路PSRR在1 kHz时候达到60 dB．4 芯片整体实现与测试基于新塘0.35 μm BCD工艺对芯片进行版图设计、后仿真和流片测试，核心面积700 μm×760 μm芯片采用ESOP8封装，12 V输入，5 V输出，负载电流从0.5~3 A情况下测试效率均大于90%，最大效率高达95%，芯片的效率测试结果如图6所示．10.13245/j.hust.220302.F006图6芯片效率测试送测的PCB没有经过特殊处理，设备也没采用屏蔽措施，在电波暗室内采用CISPR25标准进行辐射发射-ALSE法测试，在20~200 MHz频率下测试结果如图7(a)所示，该频段下辐射平均值和峰值最大值分别不超过10和20 dB·μV；200~1 000 MHz频率下测试结果如图7(b)所示，其辐射平均值和峰值最大值不超过20和30 dB·μV．图7中最上面的红色线段表示该频率下标准规定的辐射最大峰值；第二条线表示频率下标准规定的辐射平均值；蓝色线段表示测试得到的各种频率下的辐射最大峰值；绿色线表示测试得到的各种频率下的辐射平均值．测试结果表明该芯片的EMI辐射水平较低，在600 kHz测试辐射值峰值25 dB·μV，低于CISPR25-ALSE上限30 dB·μV．与相关论文结果对照如表1所示．可见文献[15]和[13]对纹波进行了特殊处理，具有比较好的结果，但是在效率上低于本文方法，这里在EMI设计上也很好地达到国家标准，具有一定研究价值．10.13245/j.hust.220302.F007图7芯片的EMI测试结果1—该频率下的辐射最大峰值；2—该频率下的辐射平均值；3—各种频率下的辐射最大峰值；4—各种频率下的辐射平均值．10.13245/j.hust.220302.T001表1芯片整体性能对照参数文献[15]文献[13]本文电压输入范围/V3~53.3~5.54~40电压输出范围/V1~31.3~3.81.2~40.0输出纹波范围/mV6050150峰值效率/%908595工艺尺寸0.35 μm CMOS0.35 μm CMOS0.35 μm BCD面积/mm20.8700.3600.5325 结论提出了一种新型的抖频振荡器，并且对芯片效率进行了优化设计，在12 V输入5 V-1 A输出情况下效率高达95%，具有很好的效果．在电波暗室内采用CISPR25标准进行辐射发射ALSE法测试，在200~1 000 MHz频率范围内辐射峰值和有效值分别不超过30和20 dB·μV，在600 kHz测试辐射峰值为25 dB·μV，低于最低CISPR25-ALSE上限30 dB·μV．